Implementação em FPGA de um estimador de fasor em presença de componente de decaimento CC exponencial

Ano: 2010 | Volume: 14 | Número: 1

Autores: Leandro Rodrigues Manso Silva, Rodrigo Vianello, Carlos Augusto Duque

Palavras-chave: Estimação, Decaimento CC exponencial, Janelamento, FPGA, Busca em tabelas, Filtros, DFT, DTFT, Correções

Resumo Português:

Este trabalho apresenta a implementação em “Field Programmable Gate Array” (FPGA) de um algoritmo de estimação de fasores na presença de decaimento exponencial (decaimento CC). O método proposto é baseado na estimação dos parâmetros do decaimento exponencial e faz uso de técnicas de processamento de sinais tais como janelamento, “Discrete Time Fourier Transform” (DTFT) e busca em tabelas. O método é capaz de estimar a componente fundamental em aproximadamente meio ciclo da componente fundamental. Resultados de simulação em tempo real, usando aritmética de ponto fixo, são comparados com os gerados em ponto flutuante e “off-line” a partir do MATLAB. Casos exemplos sintéticos e reais foram utilizados para validar o algoritmo de estimação. A estimação do fasor da componente fundamental é realizada pela aplicação de filtros discretos de Fourier (DFT). Paralelamente a esse processo é feito o cálculo das correções devido à presença da componente exponencial, sendo que o resultado final é obtido quando as correções são aplicadas ao algoritmo de estimação. Para a obtenção das correções, o sinal é analisado utilizando uma janela adequada que contém zeros em locais estratégicos do espectro. Após o janelamento é calculada a DTFT do sinal resultante na frequência de 53 Hz, visto que foi a frequência que apresentou uma melhor curva para a criação (discretização) da curva armazenada na tabela k1. A partir desses resultados estimam-se os parâmetros do decaimento CC, através de busca em tabelas. As tabelas são geradas off-line e armazenadas em memórias ROM instanciadas no código. A fim de simplificar a implementação foram utilizadas algumas “Megacores” disponibilizadas pelo fabricante (Altera®), tais como, memórias ROM e divisores. Assim o foco do trabalho foi na síntese dos filtros e do algoritmo de busca em tabelas. Apesar de estar em nível de simulação, o código foi escrito em linguagem sintetizável, ou seja, está pronto para ser gravado no chip.